## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-332297

(43) Date of publication of application: 19.11.1992

(51)Int.CI.

H04Q 11/04 H04Q 3/52 H04Q 3/545 H04Q 11/04

(21)Application number: 03-102302

(71)Applicant: NEC CORP

(22)Date of filing:

08.05.1991


(72)Inventor: YAGI HISAO

## (54) SWITCH CONTROL SYSTEM FOR TIME-DIVISION SWITCHBOARD

## (57)Abstract:

PURPOSE: To extremely shorten a time required for a switching connection by attaining the switching connection of a multi-dimensional traffic by one command from a central control unit, and preventing the increase of the load of the central control unit even when the multi-dimension degree (n) of the multi-traffic is increased.

CONSTITUTION: The leading time slot number (i), and multidimensional degree (n) of a multi-traffic(nB channel) to operated for the switching connection, and a prescribe leading time slot number (j) at an output side, are designated, by a software writing data line 8, from the central control unit to a time switch. A holding memory control circuit 3 receives each information, and writes the data from the data (i) to (i+n-1) in the (n) number of continuous addresses from the address (j) to (j+n-1), by using a holding memory address line 7 and a holding memory data input line 6. In the same way also for a spatial division switch, the holding memory control circuit 3 expands the information from the central control unit to the connection information of the (n) number of continuous time slots, and writes it in the holding memory.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平4-332297

(43)公開日 平成4年(1992)11月19日


(51) Int.Cl. <sup>5</sup> H 0 4 Q 11/04			識別詞	記号	庁内整理番号		FI	技術表示箇所				
л04Q	3/52 3/545		1 0	1 Z	9076-5K 8843-5K			,				
	11/04		3 0	1 B	8843-5K					_		
					8843-5K		H04Q		未請求	F 請求項の数1(全	4 頁)	
(21)出願番号		特願平	3-10	2302			(71)出願人		000004237 日本電気株式会社			
(22)出願日		平成3	年(19	91) 5	月8日			東京都洋	<b>港区芝五</b>	「目7番1号		
							(72)発明者 八木 久雄 東京都港区芝五丁目7番1号日本電気株式 会社内					
						-	- (74)代理人	、弁理士	内原			
					·							

## (54) 【発明の名称】 時分割交換機のスイツチ制御方式

## (57)【要約】

【構成】中央制御装置から時間スイッチに対し、ソフトウェア書込みデータ線8により、交換接続すべき多元トラヒック(nBチャネル)の先頭タイムスロット番号i と多元度n及び出側の所望の先頭タイムスロット番号j が指定される。保持メモリ制御回路3は、この各情報を受信すると、保持メモリ2のアドレスjから(j+n-1)の連続したn個のアドレスに、データiから(i+n-1)を保持メモリアドレス線7及び保持メモリデータ入力線6を使用し書き込む。同様に空間分割スイッチに対しても、保持メモリ内にn個の連続したタイムスロットの接続情報に展開して書き込む。

【効果】多元トラヒックを中央制御装置からの1つの指令により交換接続することができ、多元トラヒックの多元度nが増大しても中央制御装置の負荷が増大せず、交換接続に要する時間を著しく短縮する。



(2)

10

20

特開平4-332297

1

#### 【特許請求の範囲】

【請求項1】 時分割交換機のスイッチを構成し中央制 御装置により制御される時分割スイッチと空間分割スイ ッチとにおいて、前記時分割スイッチは、スイッチメモ リと、このスイッチメモリを制御する第1の保持メモリ と、この第1の保持メモリのアドレスと書き込みデータ を制御する第1の保持メモリ制御回路とを備え、前配空 問分割スイッチは、ゲートスイッチと、このゲートスイ ッチを制御する第2の保持メモリと、この第2の保持メ モリのアドレスと書き込みデータを制御する第2の保持 メモリ制御回路とを備え、時分割交換を行なう最小単位 のチャネルをBチャネルと呼び、時分割交換機内を通る 連続したn (n≥2) 個のBチャネルをnBチャネルと 呼ぶとき、前記時分割スイッチの前記第1の保持メモリ 制御回路内には、前記中央制御装置から指定される時分 **割スイッチの入側の前記 n B チャネルの先頭タイムスロ** ット番号と前記nの値と出側のタイムスロットの先頭タ イムスロット番号との各情報に基づき、前記第1の保持 メモリ内にn個の連続したタイムスロットの接続情報に 展開して書き込む手段を有し、前記空間分割スイッチの 前記第2の保持メモリ制御回路内には、前記中央制御装 置から指定される空間分割スイッチの入側の前記nBチ ャネルの先頭タイムスロット番号と前記nの値と接続さ れるべき空間分割スイッチの時分割ハイウェイ番号との 各情報に基づき、前記第2の保持メモリ内にn個の連続 したタイムスロットの接続情報に展開して書き込む手段 を有することを特徴とする時分割交換機のスイッチ制御 方式。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は時分割交換機のスイッチ 制御方式に関し、特に多元トラヒックを処理する場合の 保持メモリの制御方式に関する。

### [0002]

【従来の技術】従来の時分割交換機のスイッチ制御方式 を時分割スイッチを例にとり説明する。時分割交換を行 なう最小単位のチャネルをBチャネルと呼び、時分割交 換機内を通る多元トラヒックである連続したn(n≥ 2) 個のチャネルを n B チャネルとする。また、時分割 スイッチの入側でのnBチャネルの先頭タイムスロット をiとし交換接続された出側での先頭タイムスロットを jとする。ここでは交換接統後もnBチャネルは連続し たn個のタイムスロット上にあるものとする。

【0003】従来の時分割スイッチではnBチャネルを 交換接続するためには、中央制御装置より、入側のタイ ムスロットiと出側のタイムスロットj,入側のタイム スロット(1+1) と出側のタイムスロット(1+ 1), …というようにnタイムスロット分の交換接続情 報を受信する必要があり、これを保持メモリ内のn個の 連続したタイムスロットの接続情報として書き込みを行 50 1)に変換する場合を例とし、次に説明する。

なっていた。

[0004]

【発明が解決しようとする課題】この従来の時分割交換 機のスイッチ制御方式では、多元トラヒックを扱う場合 に、多元度nに応じた個数の交換接続情報を中央制御装 置から時分割スイッチ,空間分割スイッチの保持メモリ に対し指令を出す必要があり、多元度nの増大により中 央制御装置の負荷が増大し、また、交換接続に要する時 間が著しく増大するという問題点があった。

[0005]

【課題を解決するための手段】本発明の時分割交換機の スイッチ制御方式は、時分割交換機のスイッチを構成し 中央制御装置により制御される時分割スイッチと空間分 割スイッチとにおいて、前記時分割スイッチは、スイッ チメモリと、このスイッチメモリを制御する第1の保持 メモリと、この第1の保持メモリのアドレスと書き込み データを制御する第1の保持メモリ制御回路とを備え、 前記空間分割スイッチは、ゲートスイッチと、このゲー トスイッチを制御する第2の保持メモリと、この第2の 保持メモリのアドレスと書き込みデータを制御する第2 の保持メモリ制御回路とを備え、時分割交換を行なう最 小単位のチャネルをBチャネルと呼び、時分割交換機内 を通る連続したn (n≥2) 個のBチャネルをnBチャ ネルと呼ぶとき、前記時分割スイッチの前記第1の保持 メモリ制御回路内には、前記中央制御装置から指定され る時分割スイッチの入側の前記nBチャネルの先頭タイ ムスロット番号と前記nの値と出側のタイムスロットの 先頭タイムスロット番号との各情報に基づき、前記第1 の保持メモリ内にn個の連続したタイムスロットの接続 情報に展開して書き込む手段を有し、前記空間分割スイ ッチの前記第2の保持メモリ制御回路内には、前記中央 制御装置から指定される空間分割スイッチの入側の前記 nBチャネルの先頭タイムスロット番号と前記nの値と 接続されるべき空間分割スイッチの時分割ハイウェイ番 号との各情報に基づき、前記第2の保持メモリ内に n個 の連続したタイムスロットの接続情報に展開して書き込 む手段を有している。

[0006]

【実施例】次に本発明について図面を参照して説明す

【0007】図1は本発明の一実施例を示すプロック図 であり、時分割交換機の時分割スイッチ部分を特にとり あげ示すものである。時分割スイッチはスイッチメモリ 1、保持メモリ2、保持メモリ制御回路3を含み構成さ れている。スイッチメモリ1の入力側のスイッチメモリ データ9は、タイムスロット1からタイムスロット(1 +n-1)を占有するn元の多元トラヒックを含んでい る。この多元トラヒックをスイッチメモリ出力データ1 0上のタイムスロット j からタイムスロット ( j + n -

(3)

特開平4-332297

【0008】スイッチメモリ1は、シーケンシャル書き 込み、ランダム読み出し制御されるメモリである。スイ ッチメモリ1のアドレス入力に接続される選択回路4 は、アドレス発生回路5からのシーケンシャルアドレス と保持メモリ2からのランダムアドレスとの選択回路で ある。ここで入側タイムスロット i を出側タイムスロッ ト」に交換接続するためには、保持メモリのアドレスう にデーターが書き込まれる必要がある。本実施例では、 中央制御装置からソフトウェア書込みデータ線8によ 先頭タイムスロット番号 i と多元度 n 及び出側の所望の 先頭タイムスロット番号」が指定される。保持メモリ制 御回路3は、この各情報を受信すると、保持メモリ2の アドレス」から(j+n-1)の連続したn個のアドレ スに、データiから(i+n-1)を保持メモリアドレ ス線7及び保持メモリデータ入力線6を使用し書き込 む。これにより、スイッチメモリ1は、入側タイムスロ ットiから(i+n-1)上のn個のデータを出側タイ ムスロットjから(j+n-1)に交換接続できる。

【0009】また、空間分割スイッチの場合も上記と同 様に、中央制御装置からの空間分割スイッチの入側のn Bチャネルの先頭タイムスロット番号、nの値、及び接 続されるべき空間分割スイッチの出側の時分割ハイウェ イ番号の指定を受けた保持メモリ制御回路が、保持メモ リ内にn個の連続したタイムスロットの接続情報に展開 して書き込む。これによりゲートスイッチが制御され時 分割ハイウェイの交換接続ができる。

### [0010]

【発明の効果】以上説明したように本発明の時分割交換 機のスイッチ制御方式は、時分割交換機の時分割スイッ 30 チと空間分割スイッチの各第1及び第2の保持メモリの アドレスと書き込みデータを制御する第1及び第2の保 持メモリ制御回路をそれぞれ設け、時分割スイッチの第

1の保持メモリ制御回路内には、中央制御装置から指定 される時分割スイッチの入側の多元トラヒックであるn Bチャネルの先頭タイムスロット番号, 多元度nの値, 出側のタイムスロットの先頭タイムスロット番号の各情 報により、第1の保持メモリ内にn個の連続したタイム スロットの接続情報に展開して書き込む手段を有し、空 間分割スイッチの第2の保持メモリ制御回路内には、中 央制御装置から指定される空間分割スイッチの入側のn Bチャネルの先頭タイムスロット番号, nの値、接続さ り、交換接続すべき多元トラヒック(nBチャネル)の 10 れるべき空間分割スイッチの時分割ハイウェイ番号の各 情報より、第2の保持メモリ内にn個の連続したタイム スロットの接続情報に展開して書き込む手段を有してい るので、多元トラヒックを中央制御装置からの1つの指 令により交換接続することができ、多元トラヒックの多 元度nが増大しても中央制御装置の負荷が交換接続に伴 ない増大しないという効果が有ると共に、多元トラヒッ クの交換接続に要する時間を著しく短縮するという効果 を有する。

## 【図面の簡単な説明】

【図1】本発明の一実施例のプロック図であり、時分割 スイッチ部分を示す。

### 【符号の説明】

- 1 スイッチメモリ
- 保持メモリ 2

9

- 保持メモリ制御回路 3
- アドレス選択回路 4
- アドレス発生回路 5
- 保持メモリデータ入力線
- 保持メモリアドレス線
- ソフトウェア書込みデータ線 8 スイッチメモリ入力データ
- 1.0 スイッチメモリ出力データ

(4)

特開平4-332297

